APA-viite (7. p.)

王建民 & 田晓华. (2017). Verilog HDL数字系统设计: Digital design using Verilog HDL. 哈尔滨工业大学出版社.

Chicago-viite (17. p.)

王建民 ja 田晓华. Verilog HDL数字系统设计: Digital Design Using Verilog HDL. 哈尔滨工业大学出版社, 2017.

MLA-viite (8. p.)

王建民 ja 田晓华. Verilog HDL数字系统设计: Digital Design Using Verilog HDL. 哈尔滨工业大学出版社, 2017.

Varoitus: Nämä viitteet eivät aina ole täysin luotettavia.