APA-viite (7. p.)

王金明 & 曹阳. (2020). 数字系统设计与Verilog HDL. 电子工业出版社.

Chicago-viite (17. p.)

王金明 ja 曹阳. 数字系统设计与Verilog HDL. 电子工业出版社, 2020.

MLA-viite (8. p.)

王金明 ja 曹阳. 数字系统设计与Verilog HDL. 电子工业出版社, 2020.

Varoitus: Nämä viitteet eivät aina ole täysin luotettavia.