Neidio i'r cynnwys
VuFind
Fy Nghyfrif
Allgofnodi
Mewngofnodi
Iaith
English
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文（繁體）
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Pob Maes
Teitl
Awdur
Pwnc
Rhif Galw
ISBN/ISSN
Canfod
Uwch
Verilog HDL与FPGA数字系统设计...
Dyfynnu hwn
E-bostio hwn
Argraffu
Ychwanegu at ffefrynnau
Permanent link
Verilog HDL与FPGA数字系统设计
Wedi'i Gadw mewn:
Manylion Llyfryddiaeth
Prif Awdur:
罗杰
(主编)
Cyhoeddwyd:
机械工业出版社
Daliadau
省图图书
Manylion daliadau o 省图图书
Rhif Galw
Cod Bar
Statws
TP312VH/34=2
32987684
Ar gael
Eitemau Tebyg
基于Quartus II的FPGA/CPLD数字系统设计与应用
gan: 黄平
Cyhoeddwyd: (2014)
Verilog HDL数字系统设计及实践
gan: 刘睿强
Cyhoeddwyd: (2011)
CPLD/FPGA控制系统设计
gan: 周京华
Cyhoeddwyd: (2011)
FPGA高手设计实战真经100则
gan: 斯塔维诺夫
Cyhoeddwyd: (2013)
基于Quartus Prime的FPGA/CPLD数字系统设计实例
gan: 周润景
Cyhoeddwyd: (2018)
Llwytho...